IBM vừa công bố một thiết kế chip dưới 1nm mới, cho phép tăng hiệu năng tối đa 50% và giảm tiêu thụ điện khoảng 70% so với chip tiến trình 2nm của hãng.
Hãng cho biết công nghệ này dùng kiến trúc xếp chồng nanosheet mới. Mục tiêu là nâng cấp sức mạnh tính toán cho các ứng dụng AI, điện toán hiệu năng cao và thiết bị di động.
IBM dự kiến tiến trình dưới 1nm này có thể bước vào sản xuất hàng loạt trong vòng 5 năm tới. Tuy vậy, hãng chưa công bố thêm chi tiết về lộ trình triển khai hay đối tác sản xuất.
Thông tin này chủ yếu phản ánh hướng phát triển tiếp theo của IBM trong lĩnh vực bán dẫn, nơi các nhà sản xuất tiếp tục tìm cách cải thiện hiệu suất và tiết kiệm điện ở cấp độ tiến trình rất nhỏ.